

中國文化大學教師教學創新暨教材研發獎勵 期末成果報告書

壹、計畫名稱

數位積體電路設計人才培育計畫

貳、實施課程、授課教師姓名

一、實施課程

FPGA設計(內容為IC設計程式與其驗證平台的訓練)

二、授課教師姓名

夏至賢 助理教授(本校電機工程學系)

參、前言

您每天所用的電腦，其內部核心為中央處理器(Central Processing Unit, CPU)，您曾想過有一天自己能設計一顆 CPU，這有可能嗎？這可是工業上的不傳之祕，哪有可能自己做一顆？真的是這樣嗎？或許二十年前的數位科技發展是無法實現的，但現在可就不一樣了，有了硬體描述語言的誕生(VerilogHDL)與電場可程式閘陣列(Field-Programmable Gate Array, FPGA)之後，學生在修課本程後即可以用 VerilogHDL 程式寫出一顆簡易的 CPU，包含記憶體與測試案例都可以在電腦上模擬出來後，燒到 FPGA 當中，就可以產生一顆 CPU。當我在中國文化大學電機工程學系教授 FPGA 這門課的時候，開使對於訓練學生自己設計一顆專屬且特定功能的晶片有了強烈的興趣，或許是因為我知道當學生修習這門課後可以找到很好的工作，所以本人在課程中設計很多方法去引導學生對該課程的學習興趣。

FPGA 在 IC 設計開發中應用廣泛，無論在硬體加速模擬、波形模擬(Emulation)及產品離型化驗證上都有它的蹤影。為了確保經過合成器實現到 FPGA 的 Netlist，其動作行為與 RTL 一致，一致性驗證 (Formal equivalence checking)扮演著重要的角色。課程中讓學生瞭解如何在 RTL 設計階段及進行低功耗的系統規劃與設計；本課程主要讓學員於課程中熟悉 VerilogHDL 語法，了解業界 FPGA 系統晶片設計的主要技術，搭配 FPGA 電路板，培養學生熟悉 FPGA 數位設計流程，採用實驗方式講解 FPGA 設計常見的問題，使學生輕鬆深植數位 IC 設計的知識及技能。

肆、計畫特色及具體內容


其課程除了與以往講課的方式相似外，本人在電子教材上與授課教學上分別有兩種創新的作法：


一、在電子教材方面

此課程電子講義除了參考授課用書，本人也自編許多數位內容使得學生較容易理解與吸收其專業知識(即設計圖、表分析法)；另外本課程的設計也一併考量教育部與臺灣積體電路設計學會每年所舉辦的全國性競賽「全國大專生積體電路設計競賽」中所使用的設備，所以本人利用部分計畫採購相同設備，除了在考量學生研究需求外，修課全班約四十位的學生亦可輔導參加此年度大賽以增加本校在相關領域的能見度。

二、在授課技巧方面

本人希望能引發學生對於其專業課程的學習對於研究所升學與就業的動機，所以在課程第三周邀請校外相關領域專家(台微波科技特聘顧問 曾博士，如圖一)分享該科(FPGA設計)對於升學與工作的影響並啟發學生學習動機。(目前此項目已完成，在學生的心得報告中，明顯得知同學對於此課程對於未來的幫助很有想法。另外，演講後也有諸多學生與本人討論研究所升學事宜)。除此之外，本人也吸引幾位中國大陸的交換生於本課程修習，主要是想利用此機會，讓對岸學生的讀書風氣來影響文大學生主動學習拼勁。最後，學期末本人安排學生閱讀國內外期刊論文並作實現，在期末利用此機會培養學生講台表達技巧與實作技術上碰到問題的分享。





圖一、2014 年 9 月 29 日邀請業界人士演說

伍、實施成效及影響（量化及質化）

一、學習量化說明

本學期課程評估方式如下：期末成品成績: 30%，其中包含書面報告、程式實作、作品展示(創意部分的評量)、口頭報告的訓練與評比。平時實作成績: 50%，其中包含書面報告、程式實作、學期十次作業的訓練與評比。出席成績: 20%，其中包含隨機點名。

二、學習質化說明

從期末專題報告中，可以培養學生創意發明、閱讀論文、實作能力、以及台風訓練。其目的是以學生對於一個作品完整的學習態度，達到質化的成果。其項目成績不以作品的大小來評分，而是以態度與完整度做評比分數。

三、執行方法

本課程規劃透過一般授課、現場實作並馬上由老師指導、以及應用專題導向，以做中學(Learning by doing)之模式，培養學生跨領域應用設計能力。為協助學生跨領域知識及跨領域專題實作能力之養成，修習本課程前需曾修習過其它的專業課程，本人再引導將過去專業的經驗利用 IC 設計的方式來實現在現在的應用中，以培養跨領域應用之 IC 設計人才。



圖二、平時上課情況

四、實作與台風訓練


因為本課程作業與期末專題以國內外期刊論文為參考，並結合過去的專業知識。最後在本課程學期末時，舉辦學生期末報告(以專題之實作成品展示並報告等相關發表)。目前將挑戰的問題在於學生論文的英語閱讀以及口頭表達能力。以上兩項的改善方式，第一，論文的選擇可依據學生們(一組2人)的專業英語興趣自由選擇有把握閱讀的題目，以培養開發其專案後的自信心，本人也會於期中開始請學生閱讀，其間開放office hours給學生來討論文中英語的意義與文法等問題。第二，口頭表達能力是需要有舞台與經驗的累積，該科課程會因為時間有限的關係只能於期末才有機會上台報告，所以在課程教學中，本人會不時引導並分享其報告經驗與技巧；另外，班上近四分之一為本人的專題生，在每個星期的開會報告中也會以機會教育的方式促使學生在此問題上的解決。


五、期末 Xilinx 研習證照考試

本人除了與一般老師們有作業、出席、以及期末專題報告外，另開創一個來測驗並對於學生甄試再繳交書審文件時有幫助的方式。即邀請本科該領域國際級的 Xilinx 公司(以在開學前討論並已經確定可行性)於期末考前一周(1月5日)於當天出題目給同學現場實作(本人曾於淡江大學取得過相關證書，如圖二)，若在時間內完成者，會發相關證書以茲鼓勵，也因為此項為鼓勵性質並觀察學生學習成效，圖三為1月5日當天學生考取 Xilinx 研習證照情形。



圖二、Xilinx FPGA證書








圖三、學生考取Xilinx研習證照情形(大義341電腦教室)

陸、結論

本學期參與 FPGA 設計課程研習證明測驗通過率為 85%，共 17 位學生拿到其證明(詳細如附件)；另外，在期末專題學生實作並完成報告題目為紅綠燈、小波轉換、數位濾波器設計、籃球計數器、乘法器等作品如圖四所示；最後，修課期間要求共十次作業繳交，學生經由上述的訓練可看出大多數人有能力面對未來畢業後可以勝任有關 IC 設計相關工作之挑戰。





圖四、學生期末專題作品

六、附件

測試時間: 2015 年 1 月 5 日(星期一)下午 12 點至 3 點

監試老師: 夏至賢 助理教授

測試題目: 紅綠燈、簡易型 CPU、管線處理乘加器

抽考題目: 管線處理乘加器

測試方式: 一人一電腦(可帶筆電)、Xilinx FPGA 平台

報名人數: 20 人

通過功能測試並燒入 FPGA 板成功人數: 17 人

未通過功能測試並燒入 FPGA 板成功人數: 3 人

通過率: 85%

姓名	通過	不通過
陳維中		●
楊家豪	●	
林伯軒	●	
曹柏偉	●	
魏成恩	●	
張森智		●
蘇振廷	●	
陳宇軒	●	
駱定鴻	●	
林杏間	●	
陸秋瑩	●	
蘇冠宇	●	

附件 4

李京育	●	
梁詩韻	●	
黃信穎	●	
李子暄	●	
黃奕中	●	
黃順真	●	
許冠偉		●
江嘉皓	●	